L'ascesa dell'AI ha un costo di silicio che raramente compare nelle slide di marketing: per ogni gigabyte di HBM destinato a una GPU da datacenter, la produzione di memoria convenzionale perde circa tre gigabyte equivalenti di capacità DDR5.

Il confronto arriva da Micron durante Hot Chips 2026. A parità di capacità, l'HBM richiede circa tre volte l'area wafer della DDR5. Alla domanda se il rapporto possa migliorare con le nuove generazioni, un Micron Fellow ha risposto in modo netto: no, non migliorerà. La ragione non sta soltanto nel die HBM4, che opera con 256 banchi di memoria contro i 32 specificati per la DDR5. Pesano anche i percorsi dati aggiuntivi, l'alimentazione e le Through-Silicon Vias, i collegamenti verticali che uniscono tra loro i die impilati.

Questa differenza spiega in parte la carenza di DRAM. Poiché l'HBM occupa più area per bit, ogni gigabyte di HBM montato su un acceleratore sottrae tre gigabyte di capacità DRAM standard dal mercato. Il caso del B100 con 144GB di HBM è emblematico: assorbe la stessa area wafer di 432GB di DDR5. Quando Micron, Samsung e SK hynix hanno spostato la produzione verso l'HBM, hanno di fatto ridotto l'offerta complessiva di DRAM di due terzi in termini di gigabyte prodotti.

Il nodo strutturale è che i nuovi impianti non risolveranno rapidamente lo squilibrio. Anche se la capacità aggiuntiva attesa per il prossimo anno venisse interamente destinata alla DRAM standard e non all'HBM, i vincoli di offerta non si allenterebbero nel breve termine. È qui che la faccenda smette di essere una semplice statistica di processo produttivo. L'AI non sta solo aumentando la domanda di memoria veloce; sta ridefinendo l'economia dell'area wafer. Poiché l'HBM produce meno gigabyte per wafer, ogni capacità allocata all'HBM riduce l'offerta totale di bit disponibili per server, storage e workstation. Il collo di bottiglia si sposta dalla disponibilità di wafer alla disponibilità di capacità utile.

A beneficiarne sono i fornitori di HBM e di acceleratori, che possono spuntare condizioni migliori su una risorsa scarsa. A perderci sono i responsabili acquisti e gli operatori di infrastrutture che devono pianificare l'approvvigionamento di DRAM standard per server tradizionali, database in-memory e appliance on-premise. Per chi valuta deployment on-premise con acceleratori, la memoria non è più una voce marginale: il costo e la disponibilità della DDR5 sono legati alle scelte di allocazione dei tre grandi produttori, che hanno già spostato capacità verso l'HBM. AI-RADAR offre su /llm-onpremise strumenti analitici per soppesare questi trade-off.

Il messaggio per chi pianifica capacità di calcolo è chiaro: la carenza di DRAM non è un incidente di mercato, ma una conseguenza diretta della geometria dei chip e delle priorità di produzione. Fino a quando l'HBM richiederà circa tre volte l'area wafer della DDR5 a parità di capacità, la crescita degli acceleratori AI si tradurrà in una pressione strutturale sull'intera filiera della memoria.