Il nodo a 2 nanometri di Samsung sta diventando una calamita per i big del silicio personalizzato, ma la fonderia coreana inizia a sentire il peso della domanda. Secondo indiscrezioni raccolte dalla stampa asiatica, Samsung Electronics starebbe valutando di esternalizzare la fase di back-end design dei Tensor Processing Unit (TPU) che produce per Google. In pratica, la progettazione fisica del chip — l’operazione di place-and-route, la chiusura delle temporizzazioni e la verifica del layout — potrebbe essere affidata a società di design service esterne, liberando risorse interne per concentrarsi sulla sola manifattura.

Non è un dettaglio da addetti ai lavori. Il back-end è il punto in cui le scelte architetturali incontrano la realtà dei transistor: una fase delicatissima, da cui dipendono le frequenze di clock, i consumi, la resa produttiva e, in ultima analisi, il costo per chip. Affidarla a un partner terzo significa rinunciare a un controllo granulare che, su nodi così avanzati, può fare la differenza tra un silicio competitivo e uno che fatica a scalare.

La decisione, ancora in fase di valutazione, arriva mentre le richieste per il processo Gate-All-Around a 2 nm (SF2) si fanno più pressanti. Google è uno dei clienti di punta di Samsung Foundry per i chip custom dedicati all’intelligenza artificiale, utilizzati massicciamente nei data center di Google Cloud per l’addestramento e l’inference di Large Language Models come Gemini. Ma non è l’unico: anche altri hyperscaler e fabless stanno bussando alla porta del 2 nm coreano, innescando un collo di bottiglia non solo di capacità produttiva, ma anche di competenze ingegneristiche per il design.

Cosa significa per il panorama dell’hardware IA? In un mercato dove la disponibilità di acceleratori ad alte prestazioni condiziona le roadmap di aziende e laboratori di ricerca, ogni intoppo nella catena di fornitura si ripercuote a valle. Se Samsung dovesse ridurre il coinvolgimento nella progettazione fisica dei TPU, il rischio per Google è duplice: tempi di sviluppo potenzialmente più lunghi e una minore ottimizzazione del chip rispetto alle specifiche desiderate. Già oggi circolano voci di un possibile spostamento di parte della produzione dei futuri TPU verso i nodi a 3 nm di TSMC, e un passo indietro di Samsung nella fase di design potrebbe accelerare questa transizione, consolidando ulteriormente il quasi-monopolio del colosso taiwanese sulle tecnicie di processo più avanzate.

Per l’ecosistema degli acceleratori AI, una concentrazione ancora maggiore su TSMC non sarebbe una buona notizia. Meno concorrenza tra fonderie significa meno potere contrattuale per i clienti, lead time più dilatati e margini di prezzo più elevati. In uno scenario in cui le imprese valutano deployment on-premise di modelli sempre più grandi — spingendo la domanda di hardware specializzato come GPU NVIDIA H100/H200 o ASIC proprietari — la solidità e la diversificazione della catena di approvvigionamento dei chip diventano fattori strategici. La mossa di Samsung è un campanello d’allarme: anche un gigante della manifattura può trovarsi a dover scegliere tra priorità concorrenti, e quando mancano le risorse di design, la produzione di silicio per l’IA può diventare un percorso a ostacoli.

Resta da capire se i partner di back-end design selezionati da Samsung saranno all’altezza di un processo GAA a 2 nm, che per sua natura richiede una riprogettazione delle librerie e dei flussi di verifica. Se l’operazione avrà successo, potrebbe diventare un modello per gestire l’impennata di progetti custom senza appesantire le divisioni interne. Altrimenti, il segnale sarà chiaro: la corsa ai nodi più avanzati sta spingendo al limite non solo le macchine litografiche, ma anche i team che trasformano le architetture in silicio funzionante.