L’annuncio è di quelli che segnano uno spartiacque: imec, ASML e TSMC hanno dimostrato la fabbricazione di transistor complementari in materiali bidimensionali su un wafer da 300 mm, con un passo di appena 50 nm. Non è un esercizio di laboratorio, ma una prova di integrazione su scala industriale — il wafer da 300 mm è lo standard delle fonderie moderne — e porta con sé la promessa di chip oltre il silicio proprio mentre il ridimensionamento tradizionale dei transistor vacilla.

La sfida dei materiali 2D e il nodo dei 300 mm

I materiali bidimensionali, come i dicalcogenuri dei metalli di transizione (TMD), sono sotto i riflettori da anni perché permettono di costruire transistor con canali spessi pochi atomi, eliminando i problemi di controllo elettrostatico che affliggono il silicio a dimensioni nanometriche. La difficoltà maggiore è sempre stata portarli su wafer da 300 mm con un processo affidabile e con le due polarità — nMOS e pMOS — necessarie per una logica complementare a basso consumo. Il team è riuscito a integrare entrambi i tipi di transistor con un passo di contatto di 50 nm, un traguardo che avvicina i 2D material alla produzione di massa.

Densità ed efficienza: cosa cambia per l’hardware AI

Per chi progetta infrastrutture di calcolo, il passo di 50 nm non è solo una metrica da laboratorio. Un passo più piccolo significa più transistor per unità di area, e con i materiali 2D questo si traduce potenzialmente in una riduzione drastica della potenza dissipata a parità di prestazioni. In un’epoca in cui i modelli di AI crescono a ritmi vertiginosi e l’inference on-premise fatica a tenere il passo con i costi energetici, una futura generazione di chip basata su questi transistor potrebbe ridefinire il TCO delle installazioni locali. Non si tratta di un prodotto imminente, ma di un mattone fondamentale per architetture che tra cinque o dieci anni potrebbero rendere sostenibile l’esecuzione di LLM di grandi dimensioni in edge server o data center aziendali, senza dipendere da cloud centralizzati.

Oltre il silicio: una roadmap che si fa concreta

L’ecosistema dei semiconduttori sta investendo in parallelo su più fronti: transistor gate-all-around, integrazione 3D, nuovi materiali. La dimostrazione congiunta di imec, ASML e TSMC segna un punto di non ritorno perché combina ricerca sui materiali, litografia avanzata e capacità produttiva. ASML porta la competenza sui sistemi di esposizione ad altissima risoluzione, TSMC la maestria nell’integrazione su larga scala, imec il ruolo di incubatore pre-competitivo. Il fatto che il risultato arrivi su un wafer da 300 mm e non su un frammento da laboratorio dice molto sulla maturità raggiunta.

Prospettive per il deployment on-premise

Chi oggi valuta deployment on-premise per carichi AI sa bene che il consumo energetico e la densità di calcolo sono due facce della stessa medaglia. La prospettiva di chip con transistor 2D, capaci di offrire più logica a parità di footprint termico, potrebbe un giorno allentare il vincolo del raffreddamento e rendere praticabile l’hosting locale di modelli sempre più grandi. Naturalmente, la strada verso la commercializzazione è lunga e piena di incognite: affidabilità dei materiali, uniformità su wafer, integrazione con i processi CMOS esistenti. Ma il segnale che arriva da questa collaborazione è chiaro: il post-silicio non è più fantascienza, e l’hardware che farà girare l’AI del domani sta prendendo forma nei laboratori di oggi.