La notizia è ancora un'indiscrezione, ma ha già la forma di un segnale strutturale: Google, secondo quanto riportato, avrebbe coinvolto AMD nel design della prossima generazione di TPU. Al centro del progetto ci sarebbe un ASIC ibrido capace di integrare core CPU direttamente sul package, pensato per carichi di reinforcement learning in cui il coordinamento tra calcolo tensoriale e logica di controllo è altrettanto importante della potenza bruta dell'acceleratore.

Il punto architetturale è il vero cuore della questione. Oggi molti sistemi di training e inference separano l'acceleratore dalla CPU host: ogni scambio passa da memoria e bus esterni, con costi di latenza e complessità. Un ASIC con core CPU on-package avvicina i due mondi e può ridurre l'overhead nei loop di decisione tipici del reinforcement learning, dove l'agente alterna osservazione, azione e aggiornamento. Non è una novità assoluta come idea, ma il fatto che un hyperscaler come Google esplori questa strada con un partner esterno come AMD dice molto sulla direzione del silicio custom.

Se confermata, la mossa rafforza il ruolo di AMD nella componentistica per data center e aggiunge un tassello alla sua strategia semicustom. Google non sarebbe più solo cliente di un progetto interno: aprirebbe a un co-design che redistribuisce competenze e valore lungo la filiera. Per chi segue l'ecosistema Nvidia, il messaggio è che la competizione non si gioca più soltanto sulle GPU discrete, ma sulla capacità di integrare componenti eterogenei in un unico package.

Per i carichi LLM e di inference, l'impatto potrebbe essere meno diretto nel breve termine, ma il trend è rilevante per chi valuta infrastrutture on-premise. La riduzione della separazione tra CPU e acceleratore tende a semplificare la gestione hardware e a cambiare il calcolo del TCO: meno componenti da orchestrare, minore dipendenza da bus esterni e potenzialmente un diverso equilibrio tra CapEx e OpEx. AI-RADAR segue da tempo questi trade-off per chi considera deployment self-hosted; la direzione suggerita da questa indiscrezione è che il confine tra acceleratore e sistema host diventerà sempre più labile.

Resta da capire se l'indiscrezione troverà conferma e quale ruolo esatto avrà AMD nel progetto. Ma anche solo come voce di corridoio, segnala qualcosa di più ampio: la progettazione dei chip AI sta entrando in una fase in cui l'integrazione a livello di package conta quanto la potenza di calcolo, e i grandi fornitori di cloud cercano architetture su misura per carichi specifici. Non è un dettaglio tecnico: è un cambio di incentivi che potrebbe ridisegnare la mappa dei fornitori nei prossimi anni.