Intel ha tagliato un traguardo atteso da tempo: la qualificazione della litografia EUV ad alta apertura numerica (High-NA) per i processori Panther Lake. La notizia, emersa da fonti vicine alla catena di fornitura, segnala che i primi chip realizzati con la nuova generazione di macchine ASML sono ormai pronti per la produzione su larga scala. Nel frattempo, ASML sta accelerando il trasferimento della tecnicia a TSMC e Samsung, i due colossi delle fonderie che producono silicio per Nvidia, AMD, Qualcomm e buona parte dell'ecosistema AI.

High-NA EUV porta l'apertura numerica degli scanner da 0.33 a 0.55, consentendo di stampare feature con un passo di circa 8 nanometri. Non è un semplice miglioramento incrementale: riduce drasticamente la necessità di multi-patterning, che nelle generazioni precedenti allungava i tempi di processo, aumentava i difetti e comprimeva i margini di resa. Meno maschere, meno passaggi litografici, più transistor funzionanti per wafer. In termini di costi, il beneficio si gioca sulla curva di maturità: i primi lotti scontano l'investimento mostruoso in capitale (ogni macchina High-NA costa oltre 300 milioni di euro), ma una volta a regime la complessità ridotta può stabilizzare o persino abbassare il costo per transistor, allentando una delle pressioni più forti che hanno frenato il progresso dei nodi avanzati.

Per chi si occupa di deployment on-premise di Large Language Models, la transizione ha implicazioni strutturali. I chip logici costruiti con High-NA — inizialmente CPU, ma in rapida successione anche GPU e acceleratori dedicati — potranno offrire una densità di calcolo più alta a parità di involucro termico. Traduzione: più token al secondo per watt, e la possibilità di far girare modelli con finestre di contesto estese senza dover ricorrere a configurazioni multi-GPU proibitive. In uno scenario in cui la sovranità dei dati spinge aziende e istituzioni a mantenere l'inference dentro i propri data center, la disponibilità di silicio più efficiente riduce il gap con le offerte cloud e rafforza il caso economico del self-hosted.

C'è un secondo ordine di conseguenze, meno ovvio. High-NA EUV non è una tecnicia che si limita a rimpicciolire i transistor: cambia il modo in cui i chip vengono progettati. La risoluzione più fine permette di integrare blocchi di memoria e logica con vincoli rilassati, aprendo a microarchitetture che privilegiano il throughput dell'inference senza sacrificare la programmabilità. I team di design di Nvidia, AMD e degli hyperscaler che sviluppano ASIC interni (Google, Amazon, Microsoft) potranno sfruttare queste regole di design più flessibili per ottimizzare i layout attorno ai carichi di lavoro dei transformer, anziché adattarsi a limiti litografici ereditati. Non è un caso che TSMC e Samsung stiano già allestendo le linee pilota: chi arriva prima con un processo High-NA maturo detta le regole per la prossima generazione di AI accelerator.

Intel, dal canto suo, ha tutto l'interesse a capitalizzare il vantaggio temporale. Panther Lake, atteso per la seconda metà del decennio, sarà il primo prodotto consumer a sfruttare High-NA, ma le fonderie interne (Intel Foundry Services) stanno già dialogando con clienti esterni interessati a portare su quel nodo i propri design. Se l'azienda riuscirà a dimostrare rese competitive, potrebbe insidiare il duopolio TSMC-Samsung proprio nel momento in cui la domanda di chip per AI esplode. Un esito che ridisegnerebbe la geografia della manifattura avanzata e, con essa, la catena di approvvigionamento di chi costruisce infrastrutture on-premise.