La notizia arriva con la regolarità di un bollettino di guerra: i colli di bottiglia nelle forniture di chip per AI non accennano a rientrare, anzi si spostano e si consolidano in punti nevralgici della filiera. L’ultimo aggiornamento fotografa TSMC nell’atto di allargare il proprio vantaggio competitivo proprio mentre due elementi chiave — la memoria HBM (High Bandwidth Memory) e la tecnicia di packaging CoWoS (Chip-on-Wafer-on-Substrate) — diventano i nuovi strozzatori del mercato. Non si tratta di una semplice carenza temporanea: è un riassetto strutturale che premia chi controlla l’integrazione verticale tra silicio, impacchettamento e memoria, e costringe tutti gli altri a ripensare strategie di approvvigionamento, progettazione e deployment.

Per capire la portata del fenomeno, occorre fare un passo indietro. Le GPU di ultima generazione — e più in generale gli acceleratori per carichi AI — devono la loro potenza non solo alla miniaturizzazione dei transistor, ma all’architettura di sistema. HBM è una memoria stacked che permette di avvicinare le banche di DRAM al die del processore, moltiplicando la banda passante e riducendo i consumi rispetto alla tradizionale GDDR. CoWoS, dal canto suo, è la tecnica di packaging interposer-based con cui TSMC integra chip logici e HBM sullo stesso substrato, consentendo densità di interconnessione irraggiungibili con approcci convenzionali. Senza queste due tecnicie, semplicemente non esisterebbero le schede che alimentano l’inference e il training di Large Language Models su scala data center.

Il punto è che sia HBM sia CoWoS richiedono investimenti produttivi enormi e tempi di messa a regime lunghissimi. Le fonderie non costruiscono linee di packaging avanzato con la stessa rapidità con cui si aggiungono nodi litografici, e la memoria HBM, dominata da pochi fornitori, sconta una crescita della domanda che supera ogni previsione di capacità. In questo scenario, TSMC si trova in una posizione privilegiata: non solo perché è l’unica a offrire CoWoS a volumi industriali, ma anche perché la sua influenza si estende sulla allocazione delle forniture di HBM, spesso fornita da aziende partner ma la cui integrazione avviene proprio sotto il controllo della taiwanese. Chi ha bisogno di acceleratori AI — dai cloud provider agli hyperscaler, fino alle grandi imprese che valutano deployment on-premise — deve fare i conti con un unico collo di bottiglia a monte che condiziona tempi, prezzi e configurazioni hardware.

Questo riassetto non è neutrale. Da un lato, rafforza ulteriormente TSMC e, di riflesso, chi ha contratti privilegiati di fornitura (tipicamente grandi vendor di GPU e qualche gigante del cloud). Dall’altro, mette sotto pressione tutti gli attori che cercano di diversificare l’hardware: produttori di chip alternativi, startup di AI accelerators, e persino i fornitori di soluzioni basate su FPGA o ASIC custom. La carenza di packaging avanzato e HBM non è una questione di nanometri: è una barriera di sistema che rende difficile per chiunque, tranne per i player integrati, portare sul mercato un prodotto competitivo in tempi ragionevoli.

Per chi valuta scenari di deployment on-premise, il framework ha implicazioni molto concrete. La disponibilità effettiva di server equipaggiati con GPU di fascia alta dipende dalla capacità di TSMC di evadere ordini di packaging CoWoS e dalla disponibilità di HBM da parte dei memory vendor. Non è solo una questione di prezzo: anche avendo il budget, i tempi di consegna si allungano e le configurazioni possono essere vincolate a ciò che è materialmente disponibile. Questo costringe i decision maker a valutare trade-off non banali: accettare hardware di generazione precedente, esplorare architetture che usano memoria tradizionale (con perdita di banda e prestazioni), oppure spostare carichi di lavoro su soluzioni cloud gestite — rinunciando però al controllo sui dati e alla prevedibilità dei costi nel lungo periodo. AI-RADAR ha approfondito questi trade-off nell’analisi delle strategie di deployment LLM on-premise, mostrando come la scelta non sia solo tecnica ma di governance.

C’è poi un effetto di secondo ordine sulla sovranità dei dati. Se gli acceleratori AI diventano risorse scarse e centralizzate, la spinta verso infrastrutture locali e air-gapped rischia di rallentare: per enti pubblici, istituzioni finanziarie e settori regolamentati, non poter disporre di hardware adeguato in-house significa dover rimandare progetti di AI che richiederebbero dati sensibili oppure accettare compromessi al ribasso sulle prestazioni. Le strozzature odierne, quindi, non sono solo un problema di supply chain, ma un fattore che incide sulla conformità normativa e sull’autonomia strategica delle organizzazioni.

In definitiva, i colli di bottiglia su HBM e CoWoS segnalano una fase di maturazione violenta del settore: la competizione per l’AI non si gioca più solo sulla densità dei transistor, ma sull’integrazione di sistema e sul controllo dell’intera catena del valore hardware. TSMC incarna questo modello meglio di chiunque altro, e il mercato si sta strutturando di conseguenza. Le aziende che vogliono mantenere flessibilità e indipendenza dovranno fare i conti con questa realtà per anni, non mesi.