Quando un’azienda come IBM dichiara di aver raggiunto una tecnicia sub-nanometrica, l’impulso è pensare a un avanzamento litografico. Ma l’architettura nanostack non riguarda una stampa più fine: è un salto di paradigma che moltiplica la densità dei transistor senza infrangere le barriere fisiche. Il risultato? Prestazioni equivalenti a quelle di un ipotetico chip con gate inferiori a 1 nanometro — quasi 100 miliardi di transistor su un’area grande quanto un’unghia umana.

Jay Gambetta, director di IBM Research, parla di «un vero balzo in avanti» verso un computing più potente senza un corrispondente aumento dei consumi. È proprio qui che la novità incrocia le preoccupazioni di chi gestisce infrastrutture on-premise: la promessa di maggiore potenza senza dover moltiplicare i costi energetici e di raffreddamento.

Nanostack: non è litografia, è efficienza

L’espressione “sub-1 nanometro” è volutamente provocatoria. Costruire transistor fisici con dimensioni inferiori a un nanometro è impraticabile per via di effetti quantistici che renderebbero il funzionamento inaffidabile. IBM aggira il problema con un’architettura tridimensionale — nanostack, appunto — che impila e connette i componenti in modo da incrementare la densità senza ridurre oltre le geometrie planari. Questo consente di integrare fino al doppio dei transistor della precedente generazione nello stesso spazio.

L’invenzione ha un riflesso immediato sui carichi di lavoro AI, dove la densità si traduce in capacità di calcolo parallelo e in una maggiore efficienza nell’inference di grandi reti neurali. Per chi distribuisce modelli LLM internamente, significa poter gestire modelli estesi con minore latenza e senza dover ricorrere a costosi cluster multi-GPU. Non si tratta solo di potenza grezza, ma di un rapporto prestazioni per watt che potrebbe riscrivere le soglie di convenienza del self-hosted.

Data center AI: l’anello mancante tra prestazioni e consumo

I data center dedicati all’intelligenza artificiale sono affamati di energia, e ogni incremento di capacità rischia di aggravare quel bilancio. La scommessa di IBM è invertire la tendenza: mantenere (o accrescere) le prestazioni riducendo l’impronta energetica per transistor.

Per le organizzazioni che valutano un deployment on-premise, ciò tocca due nervi scoperti: la TCO e la sovranità dei dati. Un chip capace di offrire più throughput a parità di budget termico rende realistico tenere in casa inference e anche forme leggere di fine-tuning, riducendo i costi di connettività verso il cloud e i vincoli di latenza. In scenari regolati come finanza e sanità, dove la residenza dei dati è cruciale, il vantaggio non è solo economico ma anche di compliance.

Non ci sono benchmark ufficiali allegati all’annuncio, ma la direzione è chiara: l’innovazione non corre più solo sulla miniaturizzazione tout court, bensì su stacking e ottimizzazione architetturale. Se i partner di produzione riusciranno a portare nanostack su larga scala, assisteremo a un cambio di passo per l’hardware AI in-house.

Oltre l’hype: cosa manca per l’arrivo in produzione

Restano interrogativi aperti. Il passaggio da una tecnicia dimostrata in laboratorio a una produzione commerciale richiede anni e investimenti nell’ecosistema di packaging e test. Inoltre, per i carichi più spinti come l’addestramento di LLM con decine di miliardi di parametri, conteranno anche aspetti come la memoria disponibile e la larghezza di banda — variabili su cui IBM non ha fornito dettagli.

Eppure, l’annuncio segna un punto di svolta nel modo di pensare il progresso dei semiconduttori. Invece di sfinirsi sulla corsa al nanometro fisico, l’industria comincia a esplorare la terza dimensione con soluzioni che parlano la lingua dei data center moderni: più densità, meno energia dispersa. Per chi progetta deployment on-premise, nanostack potrebbe diventare la spina dorsale di una generazione di server AI dove la potenza non è più negoziabile a scapito dell’efficienza operativa.