La notizia che Google si sarebbe rivolta a Intel per il packaging avanzato della nona generazione dei suoi TPU non è solo un contratto. È un terremoto silenzioso nella catena di fornitura dei semiconduttori, un voto di fiducia nell’Embedded Multi-die Interconnect Bridge (EMIB) che incrina il dominio quasi incontrastato di TSMC e della sua tecnicia CoWoS (Chip-on-Wafer-on-Substrate). Per anni, chiunque volesse spingere le performance di un chip AI oltre i limiti del reticolo monolitico — GPU, acceleratori, ASIC — ha dovuto fare i conti con le strozzature di CoWoS, le cui capacità produttive sono diventate un collo di bottiglia strutturale. Intel, con EMIB, offre una seconda strada.

EMIB non è una scommessa nuova: Intel lo impiega già in prodotti come i processori per data center Sapphire Rapids e in alcuni FPGA. La tecnicia sostituisce l’interposer in silicio di CoWoS con un piccolo ponte embedded nel substrato organico, consentendo di collegare chiplet ad altissima densità senza dover passare attraverso un costoso wafer di silicio intermedio. Il risultato è una flessibilità progettuale superiore e, almeno sulla carta, costi inferiori. Ma finora il mercato aveva mostrato prudenza: affidarsi a Intel Foundry Services significava scommettere su una realtà ancora in costruzione, con roadmap da dimostrare.

La scelta di Google, riportata da più fonti e non smentita, cambia le carte in tavola. Per i TPU di nona generazione — chip disegnati per l’inference e il training di modelli di grandi dimensioni — la densità di interconnessione e la gestione termica sono parametri critici. Che il team di Mountain View abbia giudicato EMIB comparabile o superiore a CoWoS è un messaggio forte per l’intero ecosistema.

Cosa significa per l’ecosistema AI on-premise

Chi segue AI-RADAR sa che la scelta della tecnicia di packaging non è un dettaglio da addetti ai lavori: tocca direttamente la disponibilità e il costo degli acceleratori che alimentano i cluster on-premise. Oggi chi costruisce infrastrutture AI auto-gestite si trova davanti a un mercato dove la domanda di chip avanzati supera l’offerta e dove i vincoli di CoWoS impattano sui tempi di consegna e sui prezzi finali. Una valida alternativa a TSMC, anche solo per una fetta della produzione, può tradursi in minori colli di bottiglia, maggiore potere negoziale e, nel medio periodo, un abbassamento del Total Cost of Ownership (TCO).

L’EMIB si sposa inoltre con la filosofia dei chiplet, abilitando architetture ibride dove unità di calcolo, memoria HBM e I/O possono essere ottimizzate separatamente. Per il deployment on-premise di LLM — dove la VRAM è spesso il vero limite — questa modularità potrebbe portare a soluzioni più granulari e aggiornabili senza rifare l’intero silicio. Intel sta anche spingendo lo standard UCIe (Universal Chiplet Interconnect Express) per creare un ecosistema aperto di chiplet interoperabili, rompendo i giardini recintati dei vendor.

Certo, la strada è lunga. Intel Foundry deve dimostrare di poter scalare EMIB con rese elevate e costi competitivi su volumi paragonabili a quelli di TSMC. E TSMC non sta a guardare: sta espandendo aggressivamente la capacità CoWoS e ha annunciato varianti ibride. Ma la diversificazione è ormai una necessità geopolitica e industriale. Per chi valuta un deployment AI locale — dove il controllo della supply chain è parte integrante della sovranità dei dati — avere più fornitori di packaging avanzato riduce il rischio di dipendenza da un singolo nodo produttivo, spesso concentrato in aree geopoliticamente sensibili.

La notizia di Google segnala quindi un punto di svolta: il mercato dei chip AI diventa bipolare nel packaging. E per chi pianifica infrastrutture on-premise, questo significa più opzioni, potenzialmente meno attese e una geografia della produzione più distribuita. Non è ancora una rivoluzione, ma è il primo mattone di un muro che non vedrà più TSMC come l’unico custode della porta.