Rambus ha tolto i veli al primo chipset DDR5 con velocità di trasferimento pari a 9600 megatransfer al secondo, progettato specificamente per i server destinati a carichi di intelligenza artificiale. Non si tratta dell’ennesimo annuncio marginale nel mondo dei semiconduttori: la memoria di sistema è da tempo il fattore limitante più trascurato per chi esegue modelli linguistici di grandi dimensioni in locale, e ogni balzo in avanti nel throughput della RAM ridisegna i confini di ciò che è pratico fare senza ricorrere al cloud.

Il nuovo chipset di Rambus, che l’azienda californiana presenta come componente abilitante per le prossime generazioni di infrastrutture AI, spinge lo standard DDR5 fino a 9600 MT/s, un valore che supera di circa il 50% le velocità tipiche degli attuali moduli DDR5-6400. In termini pratici, questa maggiore banda passante significa che i processori — siano essi CPU x86, Arm o acceleratori dedicati — possono accedere ai dati in memoria con una latenza effettivamente ridotta e un throughput più elevato, un aspetto critico quando si lavora con modelli da decine di miliardi di parametri che non entrano nella VRAM delle GPU e devono essere parzialmente gestiti in RAM di sistema.

Per chi progetta deployment on-premise di LLM, il messaggio è chiaro: la battaglia per l’inference efficiente non si combatte solo sul fronte delle schede grafiche, ma passa dalla capacità di alimentare i core di calcolo senza colli di bottiglia nella gerarchia di memoria. I carichi di inference e, ancora di più, quelli di fine-tuning richiedono spostamenti continui di pesi e attivazioni tra storage, RAM e memoria on-chip; ogni anello debole della catena si traduce in token al secondo più bassi, code di richieste più lunghe e un TCO che si allontana dalla sostenibilità economica.

L’annuncio di Rambus arriva in un momento in cui le aziende stanno rivalutando con pragmatismo le proprie strategie di deployment: spostare tutto sul cloud pubblico ha costi operativi difficili da prevedere e solleva interrogativi sulla sovranità dei dati, mentre costruire infrastruttura propria obbliga a fare i conti con le limitazioni hardware. Un chipset di memoria più veloce non risolve da solo l’equazione, ma sposta l’asticella in modo significativo per chi assembla server AI basati su CPU ad alto parallelismo o su architetture ibride CPU-GPU dove la RAM di sistema fa da cache di secondo livello per i dati del modello.

Osservando la mossa da una prospettiva di mercato, Rambus non compete direttamente con i produttori di HBM (High Bandwidth Memory) — la memoria stacked usata dalle GPU di fascia alta — ma presidia un segmento diverso: server general-purpose e sistemi AI-dense che non possono permettersi il costo e la complessità dell’HBM. In questo senso, il chipset DDR5-9600 ridefinisce il punto di equilibrio tra prestazioni e costi per un’ampia fascia di carichi enterprise, dalla ricerca scientifica alle applicazioni industriali che richiedono modelli sempre attivi e dati in locale.

C’è una conseguenza di secondo ordine che merita attenzione: con banda di memoria più generosa, diventa più plausibile eseguire modelli quantizzati di grandi dimensioni (INT8 o FP16) senza pagare il pesante dazio prestazionale che oggi deriva dallo swapping continuo tra RAM e VRAM. Per i team che sviluppano applicazioni di AI in contesti regolamentati, dove i dati non possono lasciare il perimetro aziendale, questo significa che il trade-off tra controllo e velocità si fa meno aspro, spostando l’ago della bilancia verso l’on-premise.

Resta da vedere con quali tempistiche i produttori di server integreranno il nuovo chipset nelle loro linee di prodotto, ma la direzione è tracciata: la memoria di sistema smette di essere una commodity indifferenziata e diventa un elemento strategico nella progettazione dell’hardware per AI. Rambus, con questa mossa, segnala che l’industria sta riconoscendo che l’era dei colli di bottiglia di memoria non può più essere aggirata solo con GPU più grandi, ma va affrontata alla radice.